之前有说法称，amd zen5架构的单核理论性能相比zen4可提升超过40％，相当不可思议，而根据mlid的最新说法，其中的秘密应该来自avx-512指令集。
avx-512指令集原本是intel的独门秘籍，amd zen4架构开始支持，包括消费级的锐龙、数据中心级的霄龙，而尴尬的是，intel因为使用大小核架构设计，下一代的arrow lake、lunar lake很大概率不再支持avx-512(也没有超线程)，反倒成了amd独享。
zen4架构的avx-512指令集是通过两个256位fpu浮点单元来组合执行的，可以更灵活一些，功耗也更低，但性能达不到极致。
zen5架构将会引入512位fpu单元，可以直接执行avx-512，性能更强，也可高效执行vnni等指令，更有利于提升ai表现。
为此，zen5架构也会在其他方面升级配合，方便喂给fpu单元足够的数据和指令。
比如增大一级缓存dtlb，一级数据缓存容量从32kb增大到48kb，比如载入存储队列加宽，比如fpu madd延迟缩短一个时钟周期，等等。
此外，zen5架构的整数执行流水线也会从8条增加到10条。
不过，二级缓存容量保持不变，每核心还是1mb。
